数字电路与逻辑设计(南昌航空大学) 中国大学mooc慕课答案2024版 m103658

提示：

数字电子技术基础(华中科技大学)版MOOC答案点击这里查看！

1.绪论、数制与编码 1.绪论、数制与编码 测验题

1、 将二进制数(101101.11)B转换成十进制数是

答案: 45.75

2、 将二进制数(1010 0110 1100)B转换成十六进制数是

答案: A6C

3、 将二进制数(101.101)B转换成八进制数是

答案: 5.5

4、 将十六进制数(36.D)H转换成十进制数是

答案: 54.8125

5、 十进制数–10的8位带符号二进制数的原码及补码表示分别是

答案: 1000 1010，1111 0110

6、 带符号二进制补码0101 1001和1101 0011所表示的十进制数分别为

答案: 89，–45

7、 用8位二进制补码计算 12 21所得结果为

答案: 0010 0001

8、 用8位二进制补码计算 –121–29时，所得结果 产生溢出，若出现溢出，解决办法是只有进行位扩展。

答案: 会

9、 十进制数8的5421BCD码表示为 。

答案: 1011

10、 字符Y 的ASCII码的十六进制数表示为

答案: 59 

11、 将十六进制数(4E.C)H转换成二进制数是 。

答案: 0100 1110. 11

12、 8位无符号二进制数(1111 1111)B所对应的十进制数是 。

答案: 255

13、 8位二进制补码(1111 1111)B所对应的十进制数真实值是 。

答案: -1

14、 8位无符号二进制数可以表示的最大十进制数为256。对吗？

答案: 错误
分析：8位无符号二进制数为11111111，即255。

15、 对于一个带符号的二进制数，其最高位表示符号位，其余部分表示数值位，所以一个用补码表示的4位带符号二进制数 1001表示的是十进制数 –1。对吗？

答案: 错误
分析：补码1001表示的负数，再次求补，得到其原码为1111，其真值为十进制的 –7。

16、 二进制码1010转换成格雷码为1111。对吗？

答案: 正确
分析：（1）格雷码的最高位（最左边）与二进制码的最高位相同。
（2）从左到右，逐一将二进制码相邻的两位相加（舍去进位），作为格雷码的下一位。

17、 二进制代码中8421BCD码、格雷码等都是有权码，而余3码、余3循环码等都是无权码。对吗？

答案: 错误
分析：格雷码是无权码。

18、 当关注各信号之间的逻辑关系而不用考虑数字电路的翻转特性时，可将数字波形画成理想的波形。

答案: 正确
分析：逻辑关系用高低电平表示就可以了。

19、

答案: 错误
分析：位权错了，从最低位开始的位权应分别为16的0次幂、16的1次幂、16的2次幂。

20、 将十进制数转换为二进制数，整数部分和小数部分需要分开进行。整数部分的转换方法是连续除以2直到商为0，每一步的余数作为二进制数的一位数字，最先获得的余数是二进制数的最低位，最后获得的是其最高位； 小数部分的转换方法是连续乘以2直到满足误差要求，每一步取乘积的整数部分作为二进制数的一位数字，同样地，最先获得的整数部分是二进制数的最低位，最后获得的是其最高位。此说法对吗？

答案: 错误
分析：小数部分的转换方法应该是先得到的是高位，后得到的是低位。

21、 无符号二进制数1001和0011的差等于0110，对吗？

答案: 正确
分析：两个四位无符号二进制数的所有均为数值位，对应位相减，本位不足向高位借位，结果可得为0110。

22、 无符号二进制数1001和0101的乘积等于 (101101)B，对吗？

答案: 正确
分析：乘法运算是由左移被乘数与加法运算组成，当乘数中出现0时，不要忘记左移全零行。

23、 十进制数 –25的8位二进制补码表示为 (11100111)B，对吗？

答案: 正确
分析：十进制负数–25的8位有符号二进制表示为10011001，再转换成补码表示便是11100111。

24、 8位二进制补码所表示的数值范围为–256 ~ 255，对吗？

答案: 错误
分析：n位带符号二进制数用1位表示符号，剩余的（n-1）位表示数值的大小。所以，8位二进制补码中只有7位用来表示数值，其表示范围为-128 ~ 127.

25、 格雷码10110转换为二进制码后是11011，对吗？

答案: 正确
分析：格雷码与二进制码的最高位相同，所以可以先确定二进制码的最高位，然后将产生的每一位二进制码分别与下一位格雷码相加（舍去进位）作为二进制码的下一位，从而可得到相应的二进制码。

26、 字符S的ASCII码值（1010011）在最高位设置奇校验位后，它的二进制表示为11010011，对吗？

答案: 正确
分析：字符S的ASCII码的二进制表示为101 0011，这里面1的个数有4个（偶数），所以奇校验位的取值为1，设置于最高位后就是1101 0011。

27、 将一个八进制数写成（803.64），对吗？

答案: 错误
分析：八进制数的每一位只能由0~7中的某个数字构成，不可能出现数字8。这里，最左边的一位出现了数字8，所以是错误的。

2.逻辑代数及逻辑函数化简 第2章 逻辑代数 测验题

1、 以下表达式中符合逻辑运算法则的是 。

答案: A 1=1

2、 逻辑表达式A BC = 。

答案:  (A B)( A C)

3、 的反函数是

答案:

4、 函数的对偶式为 。

答案:

5、 函数L= AB B BCD= 。

答案: B

6、 最小项的逻辑相邻项为 。

答案:

7、 标准与或式是由 构成的逻辑表达式。

答案: 最小项相或

8、 当时，同一逻辑函数的两个最小项＝ 。

答案: 0

9、

答案: 1

10、 设，为函数F 的两个最大项，= 。

答案: 1

11、 四个逻辑相邻的最小项合并，可以消去___个因子；

答案: 2

12、 4变量逻辑函数的卡诺图中，有___个方格与对应的方格相邻

答案: 4

13、 函数,,的卡诺图表示如下，他们之间的逻辑关系是___。

答案:

14、 若逻辑函数则F和G相与的结果为___

答案:

15、 若逻辑函数则F和G相或的结果为___。

答案: 1

16、

答案:

17、 逻辑函数的结果为 .

答案: B

18、 求一个逻辑函数L的对偶式时，下列说法不正确的是 .

答案: 原变量换成反变量，反变量换成原变量。

19、 使逻辑函数为1的最小项有 个。

答案: 7

20、 如果规定只能使用非门和2输入与非门来实现L=AB AC，则正确的逻辑图是 .

答案:

21、 如果规定只能使用非门和2输入与非门来实现,则正确的逻辑图是 .

答案:

22、 已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为 。

答案:

23、 已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为 。

答案:

24、 已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为 。

答案:

25、 下列等式成立的是 。

答案:  (A B)(A C)=A BC;
A AB=A;

26、 已知A B = A C，则B = C。对吗？

答案: 错误
分析：逻辑代数中的或运算和算术代数中的加法运算是不同的。反例：A=1，B=1，C=0时，在逻辑代数中A B = A C = 1，但显然B和C的逻辑值不同

27、 已知AB =AC，则B = C。对吗？

答案: 错误
分析：逻辑代数中的与运算和算术代数中的乘法运算是不同的。反例：A=0，B=1，C=0时，在逻辑代数中AB = AC = 0，但显然B和C的逻辑值不同

28、 n 个变量的最小项是包含全部n 个变量的乘积项，在乘积项中每个变量只能以原变量的形式出现一次.对吗？

答案: 错误
分析：​n个变量的最小项是包含全部n个变量的乘积项，在乘积项中每个变量只能以原变量或非变量的形式出现一次.

29、 用卡诺图化简一个逻辑函数，得到的最简与或式可能不是唯一的。对吗？

答案: 正确
分析：画的包围圈不同，得到的最简与或式就会不同。当然，这些表达式是等价的

30、  。对吗？

答案: 正确
分析：等式的左边加两个长非号，再利用摩根定律将最小项的或非运算变换为4个最小项分别取非，然后在与非的运算。
再利用同编号的最小项和最大项之间互为反函数，即可得到等号右边的表达式。

3.组合逻辑电路 3.组合逻辑电路 测验题

1、 电路如图所示，输出端L的表达式为 。

答案:

2、 由开关组成的逻辑电路如图所示，设开关A、B 分别有如图所示为0”和“1”两个状态，则电灯F 亮的逻辑式为 。 

答案:

3、 分析下图所示电路，输出函数F的表达式为 。 

答案:

4、 下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为 。

答案: 或非门

5、 已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，则该逻辑电路为 。

答案: 无法判断

6、 一个十六路数据选择器，其地址输入（选择控制端输入）端有_个。

答案: 4

7、 一个译码器若有100个译码输出端，则译码器地址输入端至少有_个。

答案: 7

8、 下列电路中，属于组合逻辑电路的是____。

答案: 译码器

9、 用四选一数据选择器实现函数，应使 。 

答案:

10、 组合逻辑电路中的竞争冒险是由______引起的。

答案: 门电路的延时

11、 如图所示电路中，Y(A,B,C,D )的最小项表达式是（ ） 

答案: Y=m(5,6,7)

12、 一位8421 BCD码译码器的数据输入线与译码输出线的组合是 。

答案: 4:10

13、 设计一个对1000个符号进行二进制编码，则至少要 位二进制数码。

答案: 10

14、 设计一个裁判表决电路。裁判组由三个人组成：主裁判A、副裁判B和C。在判定一次比赛的结果时必须按照如下原则：只有当两个或两个以上裁判支持，并且其中有一个为主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决Y为1表示有效，为0表示无效。下列表达式中能够实现该电路功能的是 。

答案: Y=AB AC

15、 当七段显示译码器的七个输出端状态为abcdefg=0011111时（高电平有效），译码器输入状态（8421BCD码）应为______。

答案: 0110

16、 下列表达式中不存在竞争冒险的有 。

答案:

17、 函数 ，当变量的取值为 。将不出现冒险现象。

答案: B=C=0

18、 设计一个4输入的二进制码奇校验电路，需要 个异或门。

答案: 3

19、 用3-8线译码器74HC138可以构成6-64线译码器，需要 片74HC138。

答案: 9

20、 为了使74HC138正常工作，使能输入端、 和 的电平应是 。

答案: 100

21、 多路数据分配器可以直接由 来实现。

答案: 译码器

22、 用两片4位比较器74HC85串联接成8位数值比较器时，低位片中的、、所接的电平应为 。

答案: 001

23、 如图所示电路中，Y 的最小项表达式是 

答案: Y=m(1,2,4,7,8,11,13,14) 

24、 逻辑函数L 的卡诺图如图所示，以下关于L 的最简与或表达式正确的是 .

答案:

25、 逻辑函数L 的卡诺图如图所示，以下关于L 的最简与或表达式正确的是 .

答案:

26、 逻辑函数L 的卡诺图如图所示，以下关于L 的最简或与表达式正确的是 .

答案:

27、 逻辑函数L 的卡诺图如图所示，以下关于L 的最简与或表达式正确的是 .

答案:

28、 下图是能够对两个一位二进制数的大小进行比较的电路，下述说法正确的是 . 

答案: 错误
分析：半加器电路实现两个一位二进制数相加，不考虑低位向本位的进位。全加器电路实现两个一位二进制数和来自低位的进位相加。

30、 实现两个一位二进制数和来自低位的进位相加的电路叫全加器。对吗？

答案: 正确
分析：全加器电路实现两个一位二进制数和来自低位的进位相加。半加器电路实现两个一位二进制数相加，不考虑低位向本位的进位。

31、 组合逻辑电路通常由逻辑门和触发器组合而成。对吗？

答案: 错误
分析：组合逻辑电路只包含逻辑门，不包含触发器

32、 普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。对吗？

答案: 正确
分析：普通编码器要求只能有一个输入为有效信号，无法处理2个或2个以上输入同时为有效信号的情况。

33、 当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。对吗？

答案: 正确
分析：这一特点是优先编码器与普通编码器的区别

34、 串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。对吗？

答案: 正确
分析：电路设计中，运算速度和电路面积是相互影响的。提高运算速度就需要更复杂的电路，而降低电路复杂度就要牺牲电路的性能，例如降低运算速度。

35、 当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为竞争。由竞争而可能产生输出干扰毛刺的现象称为冒险。对吗？

答案: 正确
分析：在电路中，竞争是普遍存在的，而当竞争可能导致毛刺的时候就称为冒险。

36、 常用的消除组合逻辑电路中竞争冒险的方法有三种：发现并消除可能出现的互补变量运算、增加选通控制信号和使用滤波电路。对吗？

答案: 正确
分析：前两种方法属于对电路重新设计，而第三种方法是在低速电路中采用的一种可不改变电路设计的简便方法。

37、 二进制译码器的作用是将输入的代码译成特定的信号输出。对吗？

答案: 正确
分析：每一个二进制代码与一个输出信号相对应。

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。

,

4.集成逻辑门电路 4.集成逻辑门电路 测验题

1、 CMOS电路如图(a)和(b)所示，输出高电平 低电平 则图(a)和(b)的输出为 。 

答案:  

2、 CMOS门电路如图所示，则输出端F对A、B的正逻辑表达式为 。 

答案:

3、 电路如下图所示，输出L与输入A、B和C 的逻辑表达式为 。 

答案:

4、 相比TTL器件，以下是一些关于CMOS逻辑门的说法，不正确的是 。

答案: CMOS器件的噪声容限较小

5、 下图所示电路实现的逻辑功能为 。

答案: 或非门

6、 某逻辑门输入端A、B和输出端L的波形如图所示，则L与A、B之间的逻辑关系是 。

答案: 同或

7、 CMOS门电路的特点：静态功耗 ；而动态功耗随着工作频率的提高而 ；输入电阻 ；抗干扰能力比TTL 。

答案: 极低；增加；很大；高

8、 74LVC系列CMOS与非门在 3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为）？

答案: 输入端接地;
输入端接低于0.8V的电源;
输入端接同类与非门的输出低电平0.2V;
输入端到地之间接10kΩ的电阻

9、 下图各个CMOS电路中，V IL、V IH分别为输入低、高电平。指出输出高电平的电路有 。

答案: ;

10、 指出下图所示电路中，能正常工作的有 。

答案: ;
;

11、 门的输入端个数称为门的扇入数。门电路正常工作情况下，带同类门电路的最大数量称为门的扇出数。对吗？

答案: 正确

12、 噪声容限表示门电路的抗干扰能力。电路的噪声容限愈大，其抗干扰能力愈强。对吗？

答案: 正确

13、 传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间，其数值与电源电压VDD及负载电容的大小有关。

答案: 正确

14、 功耗是门电路重要参数之一。功耗有静态和动态之分。所谓静态功耗是指电路输出没有状态转换时的功耗。而电路在输出发生状态转换时的功耗称为动态功耗。对吗？

答案: 正确

15、 CMOS电路的动态功耗主要由两部分组成。一部分是电路输出状态转换瞬间MOS管的导通功耗。另一部分是因为CMOS管的负载通常是电容性的，当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。对吗？

答案: 正确

16、 在一个系统中，对于引脚封装相同的集成电路74LS00与74HC00可以互换使用。对吗？

答案: 错误
分析：不同系列逻辑器件的混合使用，需要考虑它们的匹配问题。

17、 集成逻辑门电路在使用时，一般不让多余的输入端悬空，以防引入干扰信号。对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。对吗？

答案: 正确

18、 MOS型集成逻辑门有CMOS、NMOS、PMOS，双极型集成逻辑门主要有TTL和ECL，混合型集成逻辑门有BiCMOS。对吗？

答案: 正确

19、 按照制造门电路晶体管的不同，集成门电路分为MOS型、双极型和混合型。对吗？

答案: 正确

5.触发器 5.触发器 测验题

1、 如下图所示电路构成的锁存器，以下哪组R,S输入信号将导致相应信号撤销后，电路进入不确定状态 

答案: 1，1

2、 下图是D锁存器定时图，在中，表示输入信号D建立时间的是 ，表示输入信号D保持时间的是 。 

答案:

3、 以下关于锁存器和触发器描述正确的是

答案: 锁存器是脉冲电平敏感器件，触发器是脉冲边沿敏感器件

4、 下图是D触发器的定时图，表示输入信号D建立时间的是 ，表示输入信号D保持时间的是 。 

答案: 、

5、 如图所示维持阻塞D触发器电路图中，红色字体标注的反馈线中哪条线为置1维持线。 

答案: A

6、 当输入端和为 ，由与非门构成的基本SR锁存器会出现不稳定状态。

答案: =0,=0

7、 对于门控D锁存器来说，在 条件下，输出端Q总是等于输入的数据D

答案: 使能脉冲期间

8、 触发器有 个稳定状态，它可以存储1位二进制码，存储8位二进制信息需要 个触发器

答案: 2, 8

9、 触发器被清零（复位）后，Q和端的状态分别为 和 。

答案: 0，1

10、 触发器的输出逻辑电平从1到0或从0到1的转换称为

答案: 翻转

11、 触发器CP 输入端的三角形符号指的是

答案: 边沿触发

12、 下降沿触发的边沿JK 触发器在CP 下降沿到来之前J=1、K=0，而CP下降沿到来之后变为J=0、K=1，则触发器的状态为

答案: 1

13、 假定锁存器的初始状态为0。对于下图所示的电路和输入波形，输出端Q 的波形图为 。 

答案:

14、 假设电路的初始状态为Q= 1，对于下图所示的电路和输入波形，输出端Q和的波形图为 。 

答案:

15、 在下图中，假设触发器的初态均为0，则Q的波形图为 。

答案:

16、 在下图中，假设触发器的初态为0，则Q的波形图为 。

答案:

17、 在下图中，假设所有触发器的初态均为0，则在时钟脉冲CP的作用下，Q1、Q0的波形图为 。 

答案:

18、 下图是D 锁存器定时图，下列说法正确的是 。 

答案: 表示输入数据信号D的建立时间。;
表示输入数据信号D的保持时间。;
表示使能信号E脉冲宽度的最小值。;
表示输出信号对输入信号的响应延迟时间，即输出Q从低电平到高电平对信号D的延迟时间;
表示输出信号对输入信号的响应延迟时间，即输出Q从高电平到低电平对信号E的延迟时间。

19、 由D触发器构成JK触发器的电路是 .

答案: ;

20、 在下图所示电路中，能完成T 触发器逻辑功能的电路有 .

答案: ;
;

21、 在图示电路中，能完成的逻辑功能的电路有 .

答案: ;
;

22、 在图示电路中，能完成 的逻辑功能的电路有 .

答案: ;

23、 JK触发器在JK输入信号的作用下可以工作在4个状态——置1，置0，保持和翻转。

答案: 正确

24、 JK触发器当JK都为1时，下一个状态维持与现态一致。

答案: 错误
分析：翻转

25、 T触发器的下一状态与T输入信号保持一致。

答案: 错误
分析：T触发器的下一状态不仅仅与T相关，还与现态相关

26、 SR触发器输入信号的约束条件为S R=0。

答案: 错误
分析：SR=0

27、 触发器的状态通常指输出端的状态。

答案: 错误

28、 由与非门构成的基本SR锁存器在=1、=0时，将使锁存器进入置位状态。

答案: 错误

29、 下图所示D锁存器，只有当使能端E=1时，输入端D的值才会影响到Q的状态 

答案: 正确

30、 JK触发器有使输出不确定的输入条件。

答案: 错误

31、 边沿JK触发器在输入J=K=1时，如果CP信号的频率为32 kHz，则Q端输出脉冲的频率为16 kHz。

答案: 正确

32、 对于有异步置位端的D 触发器，当异步置位信号无效时，在CP 信号的作用下，才能响应D 端的输入。

答案: 正确

33、 触发器的传输延迟时间说明了输出端Q对于CP有效跳变沿响应时所需的时间。

答案: 正确

34、 所有触发器的建立时间都不为零。

答案: 正确

35、 触发器的保持时间是指在有效电平转换之前，数据必须保持不变的时间间隔。

答案: 错误
分析：数据信号在CP信号有效跳变沿到来之后必须保持稳定的最短时间称为触发器的保持时间tH。

36、 虽然传输门控D锁存器和逻辑门控 D锁存器的电路结构不同，但逻辑功能是完全相同的。对吗？

答案: 正确
分析：虽然电路结构不同，但两者的功能是完全相同的，逻辑符号也相同。当控制端E为0时，电路处于保持状态，当E为1时，输出等于输入。

37、 下图两个非门构成的电路就是一个最基本的的双稳态电路。在接通电源后，它可能随机地进入0状态或1状态，且能长期保持这一位二进制数据不变。但因为没有控制机构，所以无法在工作时改变和控制它的状态，从而不能作为存储电路使用。对吗？ 

答案: 正确

38、 触发器的电路结构与逻辑功能没有必然联系。同一种逻辑功能的触发器可以用不同的电路结构来实现；同一种电路结构的触发器可以实现不同的逻辑功能。对吗？

答案: 正确
分析：例如JK触发器既有主从结构的，也有维持阻塞或利用传输延迟结构的。它们的逻辑功能相同，但电路结构不同。

39、 如果在时钟脉冲CP =1期间，由于干扰的原因，使触发器的数据输入信号经常有变化，此时不能选用TTL主从型结构的触发器，而应该选用边沿型或维持阻塞结构的触发器。对吗？

答案: 正确

6.脉冲波形产生与整形 6.脉冲波形产生与整形 测验题

1、 已知一施密特触发器电路结构如下，该施密特触发器的正向阈值电压计算式为 。

答案:

2、 一多谐振荡器电路如下，其振荡周期约为 。

答案: 1.4RC

3、 由施密特触发器构成的多谐振荡器，其振荡周期与 因素相关

答案: 与RC、正向阈值电压、负向阈值电压以及电源电压相关

4、 施密特触发器的正向阈值电压一定大于负向阈值电压。对吗？

答案: 正确

5、 利用施密特触发器对信号进行整形时，将保持源信号的周期不变。对吗？

答案: 正确

7.时序逻辑电路 7.时序逻辑电路 测验题

1、 一个8421 BCD码计数器至少需要 个触发器。

答案: 4

2、 三个D 触发器构成模8的同步二进制加法计数器的初态为，经2016个时钟后，计数器状态为 。

答案:

3、 有一同步时序电路，由三个上升沿触发的D 触发器构成，其控制输入，，，则该电路可产生循环长度为7 的序列，设起始状态，由输出，则此序列为 。

答案:  1001011 

4、 某时序电路的状态转换图如图所示，若输入序列X = 110101（从最左边的位依次输入）时，设起始状态为，则输出序列为 。 

答案: 101101

5、 已知一个序列101检测器，若该检测器的输入序列和输出序列如下：输入A：0 1 0 1 0 1 1 0 1 0 输出Z：0 0 0 1 0 0 0 0 1 0则以下两个状态图中， 是该检测器的状态图。（初始状态为）

答案:

6、 用 n个触发器构成计数器，可得到的最大计数容量（即计数模）为 。

答案:

7、 如图所示的数字逻辑部件。其中各方框中均是用模N 的计数器作N 次分频器，则A处的频率是400 kHz，B处的频率是40 kHz，C处的频率是 。 

答案: 2500Hz

8、 某时序电路的输入为X，输出为Z，状态按排序，其状态转换真值表如下所示，则该电路的逻辑功能是 。 

答案: 模3可逆计数器

9、 有一双向移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数，则需将该移位寄存器中的数左移 位。

答案: 2

10、 如图所示同步时序电路的初始状态为00，以下三个选项中分别是、和输出Z 对应于 的波形图，其中 不正确。 

答案:

11、 同步时序电路中触发器的数目为N，状态数为M，则两者的关系为 。

答案:

12、 某同步时序电路的状态图如下图所示，用D 触发器设计时的最简激励方程组为 ,电路能否自启动 。

答案:

13、 状态图如图所示，电路的输入为A，输出为Y，试用两个上升沿触发的JK 触发器设计该电路，要求电路使用的门电路最少。则各个触发器的激励方程及输出方程为 。

答案:

14、 时序电路如图所示，分析电路确定电路的有效循环状态数为 ，能否自启动 。

答案: 6，能

15、 状态图如图所示，电路的输入为A，输出为Y，试用下降沿触发的D触发器设计该电路，则各个触发器的激励方程及输出方程为 。

答案:

16、 在某计数器的输出端观察到如图所示的波形，该计数器的模为 。

答案: 6

17、 某时序电路的状态图 如图所示，设电路的初始状态为00，当序列A=110010自左至右输入时，该电路输出Z的序列为 。

答案: 101101

18、 已知时序电路的状态表如下表所示。如果电路的初始状态为a，输入信号A依次是1 0 1 0 1 1 1，试确定电路经历的状态 ，及输出序列 。

答案: abababdc，0101010

19、 分析下图所示电路，判断启动信号过后，电路输出的状态依次为 。

答案:

20、 电路如图所示。输入依次为 ，则电路构成模7计数器。

答案: 1001

21、 电路如图所示。输入依次为 ，则电路构成模174计数器。

答案: 01010010

22、 已知状态表如下表所示，输入为，其状态图为 。
答案: A
分析：根据状态表可以画出状态转换图，每个状态下根据输入A1A0的不同，应该有4个向外的箭头。从第一个状态S0开始，输入为00时，次态仍为S0，输出为0；输入为01时，次态为S1，输出为0；输入为10时，次态仍为S3，输出为0；输入为11时，次态为S2，输出为1。以此类推，可以得出完整的状态图。

23、 试分析下图所示同步时序电路，其正确的状态图是 。
答案: A
分析：首先由电路写出其转换方程和输出方程，然后列出转换表，根据转换表画出状态图为图A。每个状态应该有2个指向外的箭头，图B的01状态只有一个向外的箭头，是错误的。

24、 试分析下图所示同步时序电路，其状态图是 。
答案: B
分析：首先列出电路的激励方程和输出方程，然后将激励方程代入特性方程得到状态转换方程。根据转换方程组和输出方程列出状态转换表，最后根据状态转换表画出状态转换图如图B。在10状态下，输入0和1时次态均为01，因此A是错误的。

25、 试分析下图所示同步时序电路，其状态图是 。
答案: B
分析：首先列出电路的激励方程和输出方程，然后将激励方程代入特性方程得到状态转换方程。根据转换方程组和输出方程列出状态转换表，最后根据状态转换表画出状态转换图如图B。在011状态的下一个状态为111，在下一个状态是110，因此A是错误的。

26、 已知一个序列1101检测器，若该检测器的输入序列和输出序列如下：输入A：0 1 1 0 1 1 0 1 1 0输出Y：0 0 0 0 1 0 0 1 0 0则以下两个状态图中， 是该检测器的状态图。（初始状态为S0）
答案: A
分析：设电路的初始状态为S0。在此状态下，电路输出Y=0，若A=0，则是收到0，下一状态应保持在状态S0不变；若A=1，则转向状态S1，表示电路收到一个1。在状态S1下，若输入A=0，则应回到初始状态S0，重新开始检测；若A=1，则进入状态S2，表示已连续收到两个1。在状态S2下，若A=1，表明已收到序列编码为111，应当停留在状态S2，等待下一个编码是否为0；若A=0，表明已收到序列编码110，则进入则状态S3。在状态S3下，若A=0，说明收到的序列是1100，应回到状态S0重新开始检测；若此时输入A=1，表明收到的编码序列为1101，此时输出Y=1，并进入状态S4。在状态S4下，若输入A=0，则应回到状态S0，重新开始检测；若A=1，电路应转向状态S2，表示在收到1101之后又重新收到一个1，即连续两个1，表明已进入下一轮检测，看下一个编码是否为0。根据上述分析，可以得出原始状态图，如图（A）所示。

不知道怎么购买？点此查看购买教程！