Verilog语言引用的子模块可以是一个设计好的Verilog模块,也可以是别的HDL语言如VHDL语言设计的元件,还可以是IP核模块

  尔雅 智慧树 mooc


+
账户
更新
搜索
帮助
主页