某型MIPS指令架构的单周期CPU，其数据通路结构如下图：假设各部件延时（单位：皮秒，即^()秒）：存储器读/写ps，ALU/加法器ps，寄存器堆读/写ps，其余部件延时忽略