已知某verilog仿真测试文件时钟信号描述如下：parameterPERIOD=;alwaysbeginCLK=’b;#(PERIOD/)CLK=’b;#(PERIOD/);end且该verilog文件顶部有如下代码：`timescaleus/ns，则模拟仿真时钟周期是（）