从两级中断控制逻辑，接至CPU的可屏蔽中断请求线INTR上，最多扩展（）级外部硬中断